Load/Store Architektur 2.7. F

[FONT=book antiqua][COLOR=#000000][SIZE=4]Hey Miteinander,[/SIZE][/COLOR][/FONT]
[FONT=book antiqua][COLOR=#000000][SIZE=4]ich bin hier auf 2 unterschiedliche Aussagen bezüglich der Begründung warum Risc eine Load/Store Architektur ist getroffen:[/SIZE][/COLOR][/FONT]

[FONT=book antiqua][COLOR=#000000][SIZE=4]Bei der Lösungsbegründung 2.7 steht[/SIZE][/COLOR][/FONT]
[LIST=1]
[*][B][FONT=book antiqua][COLOR=#000000][SIZE=4][QUOTE]Die Aussage ist falsch, als LOAD/STORE-Architektur bezeichnet man eine RISC- Architektur, da dort nur über Lade-/Speicherbefehle auf den Speicher zugegriffen wird. [/QUOTE][/SIZE][/COLOR][/FONT][/B]
[B][FONT=book antiqua][COLOR=#000000][SIZE=4][/SIZE][/COLOR][/FONT][/B]
[B][FONT=book antiqua][COLOR=#000000][SIZE=4]Im Skript steht:[/SIZE][/COLOR][/FONT][/B]
[B][FONT=book antiqua][COLOR=#000000][SIZE=4][/SIZE][/COLOR][/FONT][/B]
[FONT=book antiqua][COLOR=#000000][SIZE=4][QUOTE]Eine große Zahl von mindestens 32 allgemein frei verwendbaren Registern, das sind prozes- sorinterne sehr schnell beschreibbare und lesbare Speicherplätze. Man spricht daher bei RISC- Prozessoren auch von einer LOAD/STORE-Architektur. [/QUOTE][/SIZE][/COLOR][/FONT]
[FONT=book antiqua][COLOR=#000000][SIZE=4][/SIZE][/COLOR][/FONT]
[FONT=book antiqua][COLOR=#000000][SIZE=4]Warum wird eine Risc Architektur nun als Load/Store bezeichnet? Weil es viel frei wählbare Register gibt, oder weil nur über Lade-/Speicherbefehle auf den Speicher zugegriffen wird, oder vielleicht Beides?[/SIZE][/COLOR][/FONT]
[/LIST]